La especificación HMC 2.0 entrega el doble de rendimiento y ancho de banda de 480GB/s

La especificación HMC 2.0 entrega el doble de rendimiento y ancho de banda de 480GB/s

Publicidad

Usar nodos más pequeños ya no es una solución viable para desarrollar chips de memoria de mayor capacidad, mejor rendimiento y con menor consumo de energía. La alternativa que propuso Micron es la Tecnología Hybrid Memory Cube que está basada en un diseño tri-dimensional.

Habiendo pasando unos meses desde que comenzaron las pruebas con la primera especificación, el Consorcio HMCC (Hybrid Memory Cube) conformado por Samsung, Micron y Microsof para impulsar su desarrollo y establecer un estándar en la industria, dio a conocer la especificación HMC 2.0 explicando las mejoras que se han alcanzando con ésta prometedora tecnología.

El secreto de la Tecnología HMC consiste en que los chips de memoria son fabricados usando conductos verticales (TSVs) los cuales conectan a los componentes del die a través de una malla tridimensional.

La primera especificación HMC 1.0 permitió desarrollar chips de 2GB capaces de entregar velocidades de transferencia de 160GB/s usando 70% menor consumo de energía que otras tecnologías planares.

Altera_FPGA_motherboard_HMC-1-0

Con la especificación HMC 2.0 entre las mejoras más notables es el soporte a mayores velocidades de transferencia de 10 Gb/s, 12.5 Gb/s y 15 Gb/s usando el modelo SR (short-reach) a 15Gb/s y de hasta 30 Gb/s con el modelo VSR (adVanced Short-Reach), y entregar un ancho de banda superior de 480GB/s. El cambio de SR a VSR también permite alinear la tecnología con la nomenclatura existente de la industria.

Patrick Dorsey, Senior Director de Marketing de Producto como miembro del Consorcio HMC y especialista FPGA en Altera, comenta:

"La especificación HMC Gen2 duplica la velocidad de la interfaz, lo cual permite a los diseñadores de sistemas realizar más fácilmente ganancias de rendimiento con FPGAs de 20nm y 14nm y SoCs." "En un comienzo preliminar de entregar tarjetas de evaluación y la interoperabilidad demostrada entre dispositivos Hybrid Memory Cube y FPGAs permite a los clientes comenzar a evaluar inmediatamente y desarrollar sistemas de alto rendimiento basados en HMC."

Bueno, ¿y cuándo veremos ésta tecnología en productos? Su primera implementación se espera en el mercado enterprise, pero se habla que podría llegar al mercado consumidor dentro de los próximos 3 a 5 años. Lo más seguro es que su participación tenga más fuerza en GPUs.

Más información | Hybrid Memory Cube Consortium

Temas
Publicidad
Comentarios cerrados
Publicidad
Inicio